欣興董事長曾子章即表示，與Intel在EMIB架構上的合作，以前是一個載板上面放一個IC，現在把載板面積放大，整合多顆IC，以前一個載板大約是四方型手錶大小，現在是四倍大小，以後可能會更大，舉例來說，現在單顆載板尺寸如果是23mmX23mm，以後可能是92mmX92mm，需要的載板面積會更放大。 EMIB封裝技術可以根據需要封裝不同的CPU核心、IO、GPU核心甚至FPGA、AI芯片，幫助Intel靈活應對不同業務的需求。 第一種是連結頂部的晶片，這避免了2片晶片的緊密堆疊，不僅利於散熱，兼具了Foveros的高頻寬優勢，並如同EMIB消除了對矽中介層的需求。
就晶片設計方式而言，今年英特爾架構日也揭露Ponte Vecchio的特點。 它和Sapphire Rapids一樣，也是由多個晶磚（Tile）組合而成，但架構設計上更為複雜，該公司負責這項產品的總工程師Masooma Bhaiwala，甚至將這項產品評為：「從事晶片建構工作30年以來，最複雜的晶片」。 過了一個月之後，英特爾在他們的Accelerated線上發表會，重申加速製程與封裝創新，再度提及Ponte Vecchio，並表明這系列將是首款採用EMIB與第二代Foveros封裝技術的產品。 在6月的歐洲國際超級電腦大會期間，英特爾宣佈Ponte Vecchio已過電開機，進入系統驗證階段，並將提供OCP Accelerator Module（OAM）外形的模組，以及基於4張OAM模組而成的子系統，以此支援高效能運算應用下的縱向擴展（Scale-up），以及橫向擴展（Scale-out）部署需求。 隔年8月的英特爾架構日，他們揭露Xe架構更多資訊，例如，細分為4種微架構，而Ponte Vecchio對應的是其中的Xe-HPC微架構，而在封裝方式上，採用Foveros、CO-EMIB等兩種作法，當中包含多種晶磚（Tile）。
emib: US20170018525A1 – Method and process for emib chip interconnections
英特爾正在定義、建立與佈署下一代 EUV 工具，稱為高數值孔徑 EUV，並有望獲得業界首套量產工具。 Ponte Vecchio運算卡是目前世界上最複雜的晶片之一，它具有超過1000億個電晶體，並由5種不同製程的47種小晶片組成。 Intel推出的基礎設施處理器（IPU）是款可程式化的網路裝置，能夠在雲端和通訊服務等應用情境分擔傳統CPU的運算負載，很明顯就是與NVIDIA的DPU相互競爭。 Intel在2021架構日活動中除了發表家用處理器與顯示卡的資訊外，也帶來多款伺服器端的處理器、基處設施處理器、運算卡等產品資訊。 而在加密處理作業上，英特爾表示，QAT如今可提供400Gb/s的效能（對稱式加密），而同時進行壓縮與解壓縮的處理上，均可達到160 Gb/s。
- 史上最重打炒房政策的《平均地權條例》修正草案，可望農曆年前過關，投資客拋售恐爆逃命潮。
- 在效能方面，以設計定案送交製造的第一版為例，根據英特爾內部測試，FP32運算效能超過45 TFLOPS，記憶體存取頻寬達到5 TB/s以上，連結頻寬是2 TB/s以上。
- 傳統的被稱爲中介層（interposer）的競爭設計方式，由內部封裝的多個芯片放置在基本上是單層的電子基板上來實現的，且每個芯片都插在上面，相比之下，EMIB硅片要更微小、更靈活、更經濟，並在帶寬值上提升了85%。
- 接著是7月底舉行的Accelerated 2021發表會，公佈多項製程與封裝創新消息之餘，也提到新款伺服器處理器進度。
若就EMIB規格來看，Sapphire Rapids的凸點間距（bump pitch）是55微米，而在之後推出的伺服器處理器上，這類規格將會縮減至45微米。 該公司稱，與單片式晶片製造方案相比，Meteor Lake 等分解式設計可提供更高的電晶體性能，以及跨各種工藝節點的更好 IP 更新速度和更高能效。 圖表中的 tGPU 從 4~12 個 Xe 核心（64~192 EU）不等，但同一照片似乎也展示了 8 Xe / 128 EU 的版本。 在介紹完 2.5D 和 3D 之後，近來還有 Chiplets 也是半導體產業熱門的先進封裝技術之一；最後，就來簡單說明 Chiplets 的特性和優勢。 IC設計廠威盛（2388）23日舉行耶誕節慶祝活動，威盛董事長陳文琦及宏達電董事長王雪紅夫婦共同出席歡慶耶誕。
emib: 10-14 金字塔原理-思考、寫作、解決問題的邏輯方法
由於高度性能計算(high-performance computing, HPC)晶片的需求正在急遽增加，因此，數據中心和雲端計算基礎架構變得至關重要，尤其是可支持新的高性能技術的AI和5G設備。 但這些設備面臨的挑戰是，該設備及其多核心架構的高效能，將會附帶有高寬頻密度和低延遲的問題。 而異質整合成為HPC晶片需求飆升的因素，並為3D IC封裝技術打開嶄新的一頁。 MDIO(Management Data Input/Output)：是下一代英特爾的先進介面匯流排，用於堆疊小晶片的物理接口。 建構在英特爾的先進介面匯流排端口物理層上的技術，MDIO透過晶片級知識產權資料庫設計出的模塊化方法，使其能夠提供更高的功效，而且是AIB提供的網路傳輸速度和頻寬密度兩倍多。 Foveros Omni：採用晶片與晶片連結與模組化設計，提供不受限的靈活高效能 3D 堆疊技術。
Meteor Lake 將是 Foveros 客戶端產品實作的第二世代，具 36 微米凸點間距，晶片塊橫跨多種製程節點，熱設計功耗 5~125 瓦。 英特爾指出將自 4 奈米製程全面使用極紫外光（EUV）微影技術，並自 2022 下半年準備量產，2023 年出貨。 隨著英特爾成立 Intel Foundry Services，重要性更勝以往。 執行長 Pat Gelsinger 表示，各種創新不僅開展英特爾產品路線規劃，也對晶圓代工客戶相當重要。
emib: EMIB的所有定義
此舉讓人聯想到當紅的Arm，他們正是以提供矽智財授權、供用戶搭配設計晶片而在市場迅速崛起，而英特爾在揭露新世代伺服器處理器技術架構，刻意標榜IP組合的舉動，或許別有用意、有互別苗頭的意味。 而MDIO則是AIB的下一代，為EMIB提供標準化的SiP實體層介面，可互連多個Chiplet。 針腳的資料傳輸率從2Gbps提高到5.4Gbps，IO電壓從0.9V降低至0.5V，並且號稱「頻寬密度」優於臺積電的LIPINCON。 但我們也知道，帳面上的技術規格再好是一回事，是否方便讓客戶導入在實際的產品設計，那又是另一回事，這些細節可暗藏了晶圓代工產業的奧祕。 針對伺服器對於記憶體與加速器擴充需求，Sapphire Rapids支援1.1版的CXL，基本上，CXL是針對處理器、記憶體擴充、加速器的互連機制，它運用PCIe 5.0實體層的基礎設施與PCIe替代協定，可因應高效能運算負載。
emib: 11-04 金字塔原理-將金字塔結構反映在螢幕上
長期關心Intel製程與封裝的科科，看到MDIO(Multi-Die I/O)時，可能會當下摸不著頭緒，只好像某位市長一樣的抓抓頭。
emib: 伺服器運算卡也支援光線追蹤
Foveros Omni 允許混合多個頂層晶片塊與多個基底晶片塊，以及橫跨多種晶圓廠節點的分拆晶片（die disaggregation）設計，預計 2023 年量產。 Intel 20A：以 RibbonFET 和 PowerVia 突破性技術開創埃米（angstrom）時代。 RibbonFET 為英特爾環繞式閘極（Gate All Around）電晶體成果，亦是 2011 年推出 FinFET 後，首次全新電晶體架構。
emib: EMIB讓Xeon處理器如同疊積木
從繪圖晶片到x86處理器，AMD近年來大玩多晶片封裝(MCM，Multi-Chip Module)，甚至在Zen 2世代，連「處理器核心」和「北橋記憶體I/O控制器」都分而治之，也預計未來將引進融合「2.5D」和「3D」封裝堆疊的X3D。 或許是支援CXL emib2025 1.1的關係，Sapphire Rapids也順勢支援PCIe 5.0，提升周邊裝置I/O存取效能，英特爾也針對這部份提供了改良的服務品質確保（QoS），以及DDIO（Data Direct I/O）技術，與這項新規格支援一起推出。 而在實際應用上，目前每顆處理器可支援4個DSA加速器實體，根據英特爾進行的Open vSwitch測試當中，處理器利用率能因此減少39％，而在資料搬移的效能上，可改善至2.5倍的幅度。 在軟體應用上，此種架構能提供單一、平衡的統合記憶體存取（UMA），可讓每個執行緒完整存取所有晶磚內蘊含的資源，像是快取、記憶體、I/O，也因此對於整個系統單晶片而言，可以獲得低延遲與大量的跨區存取頻寬（cross-section bandwidth）等好處，進而實現低抖動（low Jitter）的系統穩定執行表現。
emib: 【產業科普】先進封裝正夯，2.5D、3D 和 Chiplets 技術有何特點（下）
過去英特爾Xeon支援新規格的進度相當遲緩，就連日益普及的PCIe 4.0，也是今年4月推出的第三代Xeon Scalable支援，DDR4-3200記憶體的支援也是如此，相較之下，競爭廠商在前代產品幾次都搶先一步支援新規格，如今態勢改變，英特爾難得採取超前部署的姿態。 同時，Xe-HPC的架構支援多堆疊式（Multi-Stack）設計，英特爾強調這也是業界首創的作法。 而且，每一座Xe-HPC Stack堆疊中的Xe Memory Fabric，可以直接相互連結，如此可促成兩座Xe-HPC Stack之間，能有統合、一致的記憶體。
emib: Publications (
英特爾表示，產業早已意識到，目前以奈米為基礎的製程節點命名方式，並不符合自 1997 年起採用閘極長度為準的傳統。 英特爾最新公佈製程節點全新命名結構，創造清晰且一致性架構，給予客戶更精確的製程節點認知。 新命名將 10 奈米 SuperFin 加強版正名為 7 奈米，7 奈米正名為 4 奈米。 還首次宣佈 3 奈米要在 2023 下半年投片量產，也公佈 2 奈米／20A Angstrom 埃米製程將在 2024 年量產，為高通產品代工。 Intel也在這次活動中發表了更多Xe HPC運算卡的資訊，它能提供領先業界的浮點運算效能與運算密度，加速AI、高效能運算（HPC）以及多種大數據分析的工作負載。
為了滿足Xe HPC運算卡之間的資料傳輸，Intel推出頻寬高達2TB/s的Xe Link匯流排提供GPU之間的連接性，讓8張運算卡能夠建立完全連接之拓撲，成為效能向上提升（Scale-Up）的成功關鍵。 而在運算能力上，有了AMX，可讓Sapphire Rapids具備更強大的AI效能。 例如，在每個處理器運算執行週期當中，AMX可以完成2,048個INT8整數運算，以及1,024個BF16浮點運算。 若以現行的AVX-512指令集來處理，只能完成256個INT8整數運算，以及64個BF16浮點運算；英特爾也基於早先發展的Sapphire Rapids產品，透露矩陣乘法微型測試結果，結果發現：相較於現有AI加速指令集AVX-512 VNNI，採用AMX的處理速度可達到7倍之高。 以製程而言，由於英特爾採用了新的命名方式，也使得Xeon Scalable系列處理器的下一代與下下一代產品，也將對應不同的製程名稱，如Sapphire Rapids原本是10奈米Enhanced SuperFin製程，現改名為Intel 7製程。 至於再下一代的Granite Rapids處理器，先前採用的製程是Intel 7奈米，改名為Intel 4。
Intel執行長Pat Gelsinger提到：「我們正面臨望之生畏的運算挑戰，這些挑戰只能夠透過革命性的架構和平臺去解決……Intel亟富才華的架構師和工程師們，讓這些技術成為可能。」世界正仰賴著架構師和工程師們解決最為困難的運算難題，以豐富人們的生活。 這正是Intel為何加速執行我們的策略，因為我們的策略與執行正以極快的步伐，加速滿足這些需求。 目前早期開發階段的Ponte Vecchio晶片已具有傑出的效能表現，於主流AI訓練與推論測試皆創下領先業界的紀錄。 目前A0步進的晶片在FP32資料型態下具有超過45 TFLOPS效能，並有高於5 TB/s的記憶體交織結構頻寬與2 TB/s的連接頻寬。
RibbonFET 為英特爾環繞式閘極（Gate All Around）電晶體的實作成果，同時也是自 2011 年推出 FinFET 後，首次全新電晶體架構。 該技術可於於較小的面積當中堆疊多個鰭片，於相同的驅動電流提供更快的電晶體開關速度。 Intel 4原稱 7nm，全面使用極紫外光（EUV）微影技術，透過超短波長的光，印製極小的形狀。 預計在 2022 下半年準備量產，2023 上半年開始出貨，消費級的 Meteor Lake 和資料中心的 Granite Rapids emib 將率先採用。
最後是 I/O 擴展區塊，其在通道數量、頻寬、協議和速率等方面，都是完全可擴展的。 其中主 CPU 區塊將採用 Intel 4（7nm EUV）工藝節點，而 SoC 與 IOE 小晶片採用了臺積電 6nm 工藝（N6）製造。 Toyota社長豐田章男近日表示，電動車不該是汽車產業未來的唯一方向，業界「沉默的大多數」都對此抱有疑慮。 今年美國聯準會為瞭解決高通膨環境，採取激烈升息行動，引發市場景氣出現快速反轉，股市面臨重挫，高估值的科技巨頭股紛紛暴跌，最慘的是臉書母公司Meta雪崩近7成，就連跌幅最少的蘋果也大跌超過25%，分析師甚至警告，科技股的糟糕表現將延續至2023年，前景仍相當黯淡。 財信傳媒董事長謝金河表示，自行車大廠巨大砍單延票率先敲響庫存警鐘，他把所有上市櫃公司存貨盤點一遍，除了被鴻海存貨8805億元嚇到，廣達、華碩、緯創、仁寶等四家電子大廠也逾千億，晶片供需逆轉，一票IC設計也難逃庫存壓力，至少要調整2~3季，現在開始，全球經濟都會籠罩在一片壞消息中。
emib: 英特爾公佈全新節點命名方式，加速部署全新製程與先進封裝
在More than Moore的分支中，主要是尋找在3D Dimension的整合技術來提高系統整合的多樣性，例如Intergration in Package或者更加具挑戰性的real 3D–chip die stacking。 整體而言，無論是Ponte Vecchio或Xe-HPC，就英特爾本次公佈的硬體架構設計，以及層層堆疊的擴充性，的確具有一定的說服力，然而，能否讓市場接受，進而挑戰競爭廠商的領導地位，關鍵可能在於軟體生態系的健全與開放，以及各種應用場景的拓展。 基於上述的新世代記憶體類型，英特爾也將支援記憶體分層應用（Memory Tiering），例如，軟體可存取的HBM+DDR記憶體資源，以及介於HBM與DDR之間的軟體透通式快取。 至於儲存級記憶體應用，英特爾長期主導發展的Optane Persistent Memory，將推出第三代產品，亦即300系列，Sapphire Rapids也會提供支援。
emib: EMIB 是什麼意思?
PowerVia 為英特爾獨特、業界首次實作的背部供電，藉由移除晶圓正面供電迴路，以達最佳化訊號傳遞工作。 英特爾也很高興公佈高通（Qualcomm）將採用 Intel emib2025 20A emib 製程。 emib2025 基本上，SVM能在處理器的虛擬定址空間，讓裝置與Intel架構運算核心能夠在此存取共用資料，可避免記憶體固定於一處與進行內容複製的常態負擔，適用於整合型、獨立型、裸機型、虛擬機器型的執行個體服務。